硅基光电子集成技术：实现高速、低功耗芯片间光互连的研究进展与集成方案
核心正文
随着芯片算力进入“后摩尔定律”时代，电互连在带宽密度、功耗和时延方面逐渐成为系统性能提升的瓶颈。硅基光电子学利用成熟的CMOS工艺平台，在硅衬底上集成激光器、调制器、探测器、波导、滤波器等有源和无源光子器件，为实现高带宽、低功耗、高集成的芯片间及板级光互连提供了最具前景的解决方案。
核心器件进展：
硅基光源：硅是间接带隙材料，发光效率极低。当前主流方案是异质集成，将III-V族材料（如InP、GaAs）制成的激光器通过晶圆键合、倒装焊或微转移打印技术与硅波导耦合。近年来，外延生长量子点激光器 在硅上直接生长取得了突破，其缺陷容忍度更高，展现了更好的可靠性前景。
高速硅基调制器：基于等离子体色散效应（载流子注入/耗尽）的硅基电光调制器是主流。马赫-曾德尔干涉仪（MZI）型和微环谐振器（MRR）型最为常见。通过器件结构优化（如行波电极、光子晶体慢光）和先进调制格式（如PAM-4），单通道速率已从40Gbps提升至200Gbps以上。铌酸锂薄膜（LNOI）与硅的异质集成提供了更高带宽和更低驱动电压的替代方案。
硅基光电探测器：锗（Ge）因其与硅晶格失配小且能吸收通信波段（1310/1550nm）光，被普遍用于在硅上生长制造高速探测器。通过应变工程和缺陷控制，Ge-on-Si探测器的带宽-效率积不断提升，3dB带宽已超过100GHz。
无源器件与集成平台：硅波导（如220nm×450nm SOI脊形波导）具有高折射率差，可实现亚微米尺度的弯曲，是实现高密度光子集成电路（PIC）的基础。此外，光栅耦合器、阵列波导光栅（AWG）、微环滤波器等均已相当成熟。
芯片间光互连集成方案：
片上光网络：在单颗多核处理器或AI加速器芯片内部，采用硅光子芯片作为“光学中介层”，通过密集的波导网络连接各个计算核心、存储堆栈（如HBM）。这能极大缓解片内全局互连的延迟和功耗问题，尤其适用于数据中心加速卡和高端FPGA。
芯粒间光互连：在2.5D/3D封装中，将硅光引擎作为一颗独立的“光子芯粒”（Photonic Chiplet），与多颗计算芯粒、存储芯粒通过硅中介层或再布线层（RDL）进行高密度电气连接。光子芯粒负责电/光、光/电转换以及光信号的复用/解复用，光信号通过光纤或聚合物波导在封装内或板级传输。这是当前最受关注的商业化路径，如UCIe联盟已开始探讨光互连标准。
共封装光学：将光引擎（包含激光器、调制器、探测器等）与交换芯片或网络接口芯片封装在同一基板或插槽内，取代传统的可插拔光模块。CPO将电接口距离缩短到厘米级，显著降低射频损耗和功耗，是下一代800G/1.6T以太网交换机的关键技术。
挑战与趋势：主要挑战包括：激光器与硅波导的高效、低成本耦合；器件温度敏感性问题（尤其是微环）及所需的集成热调；高速电接口的功耗与串扰；以及最终的系统级测试与可靠性。发展趋势是更紧密的光电协同设计，从器件、电路、架构到封装的全栈优化，以及向多波长DWDM 系统发展，以在单根波导上承载Tbps级聚合带宽。
本文要点
硅基光电子集成技术通过将关键光子器件CMOS化，为突破“功耗墙”和“带宽墙”提供了高带宽密度、低功耗的片间互连解决方案。
异质集成是解决硅基光源问题的现实路径，而硅基调制器、探测器及无源器件已相对成熟，支持单通道数百Gbps速率。
芯粒架构和共封装光学是硅光技术实现商业化应用的主要集成方案，正推动数据中心和高端计算系统互连的深刻变革。
拓展阅读
Thomson, D., et al. Roadmap on Silicon Photonics[J]. Journal of Optics, 2016, 18(7): 073003.
Sun, C., et al. Single-Chip Microprocessor that Communicates Directly Using Light[J]. Nature, 2015, 528(7583): 534-538.
